[핵심 요약 / Executive Summary]
- 기술적 돌파구: CXL 3.0은 기존 CXL 2.0까지 통용되던 “CXL 메모리 풀링 = 고가의 외부 CXL 스위치 필수” 공식을 깨고, CXL 3.0 MHD(Multi-Headed Device) 메커니즘 기반의 SLiM(Switchless Pooled Memory) 기술이 등장했습니다.
- 작동 원리: 스위치 라우팅 로직을 디바이스 컨트롤러 내부 포트(Head) 단위로 끌어와, 각 호스트를 point-to-point로 직결합니다. 이를 통해 스위치 홉(Switch Hop) 지연시간(Latency)을 제거하고 비용 구조를 획기적으로 개선했습니다.
- AI 추론 최적화: 생성형 AI(LLM) 추론 시 병목으로 떠오른 KV 캐시 오프로딩(Offloading) 시장에서 GPU HBM의 가격 부담을 극복할 최적의 대안으로 부각되고 있습니다.
- 투자가이드: 단기적으로는 실질 수주가 발생하는 검증 장비(네오셈), 중장기적으로는 글로벌 패브릭 독점 기업(Astera Labs)과 핵심 컨트롤러 IP/디자인하우스(오픈엣지테크놀로지) 및 메모리 거인을 중심으로 한 단계별 접근이 유효합니다.
1. CXL(Compute Express Link)의 본질과 동작 원리
인공지능(AI)과 고성능 컴퓨팅(HPC)의 시대가 도래하면서, 연산 장치(CPU/GPU)의 데이터 처리 속도는 비약적으로 상승한 반면, 메모리 아키텍처는 심각한 병목 현상에 직면했습니다. 이 한계를 극복하기 위해 등장한 표준 인터커넥트 기술이 바로 CXL(Compute Express Link)입니다.
(1) 기존 PCIe 버스의 한계와 CXL의 탄생
기존 서버 아키텍처에서 메모리 접근 방식은 극단적으로 분리되어 있었습니다.
- 로컬 DRAM (DDR4/DDR5): CPU 내부의 메모리 컨트롤러(MC)에 직접 연결되어 Load/Store 명령어로 몇십 나노초($ns$) 만에 바이트(Byte) 단위로 접근합니다. 속도는 극도로 빠르지만, CPU 소켓당 꽂을 수 있는 물리적 슬롯(DIMM) 수에 엄격한 한계가 존재합니다.
- PCIe 기반 NVMe / 가속기: PCIe 버스를 타고 DMA(Direct Memory Access) 방식으로 통신합니다. 블록(Block) 단위나 4KB 페이지 단위로 데이터를 주고받으며, OS I/O 드라이버 스택과 인터럽트(Interrupt)를 거치므로 수 마이크로초($\mu s$) 수준의 레이턴시(지연시간)가 발생합니다.
결국 데이터센터는 “PCIe의 물리적 확장성(슬롯 확장성)”과 “로컬 DRAM의 극저지연 Byte 단위 접근성 및 캐시 일관성”을 동시에 갖춘 새로운 인터커넥트를 필요로 했고, 그 결실이 CXL입니다.
(2) CXL의 3가지 서브 프로토콜 (Sub-protocols)
CXL은 PCIe 5.0/6.0/7.0의 물리 계층(PHY) 핀과 전기적 신호를 그대로 사용하지만, 데이터 패킷을 3개 프로토콜로 분리하여 다룹니다.
- CXL.io (Configuration & Management): 장치 탐색(Enumeration), 초기화, 자원 할당, DMA 전송, 에러 보고 등 기존 PCIe와 100% 호환되는 제어 채널입니다. 모든 CXL 디바이스는 부팅 시 이 채널을 기본으로 활성화합니다.
- CXL.cache (Device-centric Cache Coherency): GPU/NPU 등 가속기가 호스트 CPU의 메인 메모리를 자율적으로 가져와 가속기 내부 캐시에 넣어두고 쓸 때, CPU와 가속기 간 데이터 불일치가 생기지 않도록 Snooping 메커니즘을 Ultra-low latency로 지원합니다.
- CXL.mem (Memory-centric Byte-Addressable Access): CPU가 외부 CXL 메모리 카드의 DRAM을 메인보드에 꽂힌 로컬 메모리처럼 직접 다루게 해주는 핵심 프로토콜입니다. CPU가
MOV RAX, [CXL_Memory_Address]형태의 단순 Load/Store 명령을 내리면, OS 드라이버 개입 없이 하드웨어 레벨에서 바이트 단위 통신이 이뤄집니다.
(3) CXL 디바이스 타입 분류
| 구분 | 사용 프로토콜 | 대표 장치 | 동작 방식 및 핵심 특징 |
| Type 1 | CXL.io + CXL.cache | SmartNIC, PGAS 가속기 | 자체 메모리는 없으나, CPU 메인 메모리를 극도로 빠른 속도로 캐싱하여 네트워크/연산을 처리하는 장치 |
| Type 2 | CXL.io + CXL.cache + CXL.mem | GPU, Tensor 가속기, FPGA | 가속기 고유 메모리(HBM 등)를 가지며, CPU 메모리와 가속기 메모리를 경계 없이(Shared Memory) 상호 참조하는 대형 연산 장치 |
| Type 3 | CXL.io + CXL.mem | CXL 메모리 확장 카드 (E3.S, AIC 등) | [상용화 핵심] 순수 메모리 확장용 카드로, 시스템에 TB 단위의 Massive 메모리를 유연하게 덧붙이는 디바이스 |
(4) 핵심 하드웨어 동작 메커니즘
- ARB/MUX & Flit 전송: 가변 길이 TLP를 쓰는 기존 PCIe와 달리, CXL은 데이터를 68바이트 또는 256바이트 고정 크기의 Flit(Flow Control Digit) 단위로 잘라 시분할 다중화(TDM) 전송함으로써 오버헤드를 극적으로 줄였습니다.
- HDM(Host-Managed Device Memory) Decoder: CPU 내부 HDM 디코더가 물리 주소(PA)를 감지하여, 로컬 DDR5 영역이 아닌 CXL 슬롯 영역일 경우 소프트웨어 개입 없이 즉시
CXL.mem패킷으로 변환해 CXL 포트로 송출합니다.
2. ‘스위치 없는 다중 호스트 메모리 공유’ SLiM의 심층 분석
국내 반도체 팹리스 프라임마스(Primemass)가 마이크론과 협력해 미국 DOE/PNNL ‘아바코(Abaco)’ 프로젝트에 공급하는 SLiM(Switchless Pooled Memory) 기술은 업계에 신선한 충격을 주었습니다.
“외부 CXL 스위치 없이 데이터 흐름(Routing) 제어가 불가능한 것 아닌가?”라는 질문에 대한 기술적 답변은 “CXL 3.0 스펙의 MHD 구조를 통해 라우팅 로직을 디바이스 컨트롤러 내부 포트 단위로 흡수시켰기 때문에 완전히 가능하다”입니다.
(1) SLiM의 3가지 핵심 작동 원리
- 물리적 Multi-Head (다중 포트) 직결 구조 (MHD/MH-SLD):CXL 3.0 표준에 정의된 MHD(Multi-Headed Device) 구조를 활용합니다. 별도 스위치 칩을 외부에 두는 대신, 프라임마스 Falcon과 같은 Type 3 메모리 컨트롤러 ASIC 자체가 물리적인 CXL 포트(Head)를 복수 개 탑재합니다. 각 서버(호스트)는 이 포트와 1:1 케이블로 직결(Point-to-Point)됩니다.
- 호스트 관점에서의 착각 (독점 디바이스 인식):1번 포트에 연결된 호스트 1은 이 CXL 카드를 자신 혼자 연결된 단일 메모리 카드(SLD: Single Logical Device)로 인식합니다. 포트로 들어오는 신호는 물리적으로 전용 선로를 타고 들어오므로, 외부에 복잡한 라우팅 패킷 헤더를 처리할 스위치가 필요 없습니다.
- DCD(Dynamic Capacity Device) 기반 하드웨어 격리 및 공유:컨트롤러 내부 로직이 전체 100TB DRAM 공간을 Extent 단위로 분할합니다. “1번 포트(호스트 1)에게는 A~B 주소 영역 할당”, “2번 포트(호스트 2)에게는 C~D 주소 영역 할당”을 하드웨어 수준에서 락(Lock) 검증 및 매핑합니다.여러 호스트가 동일 영역을 보는 메모리 공유(Sharing) 시에는 CXL 3.0의 Back-Invalidation 및 캐시 일관성 디렉터리 제어를 컨트롤러 내부에서 직접 수행합니다.
(2) 스위치 기반 CXL vs SLiM (스위치리스) 트레이드오프 비교
| 비교 항목 | 스위치 기반 CXL 풀링 (CXL 2.0/3.0 Switch) | SLiM (스위치리스 MHD/CXL 3.0) |
| 지연시간 (Latency) | 스위치 칩 통과 시 50~100ns 이상의 Switch Hop 추가 | 스위치 홉이 없어 DRAM에 근접한 극저지연 구현 |
| 시스템 비용/전력 | 고가 스위치 ASIC + 보드 면적 증가 + 추가 전력 소비 | 스위치 칩 비용 절감, 전력 절감, BOM 단가 우수 |
| 확장성 Limit | 스위치 캐스캐이딩(Cascading)으로 수백~수천 대 무한 확장 | 컨트롤러 물리 포트(Head) 개수로 제한 (보통 4~16대) |
| 타겟 응용처 | 하이퍼스케일 클라우드 전체 데이터센터 메모리 패브릭 | 단일 랙 단위 AI 추론 노드, HPC 클러스터, KV 캐시 |
(3) CXL 메모리 접근과 일반 Disk I/O의 근본적 차이
CXL 풀드 메모리를 이해할 때 흔히 하는 오해가 “외장 하드디스크 파티션을 나누듯 메모리를 저장하고 꺼내 쓴다”는 개념입니다. 그러나 이는 근본적으로 다릅니다.
- 하드디스크/SSD: OS의 파일시스템을 거쳐 Read/Write 명령어로 블록(Sector) 단위 I/O를 수행하는 비휘발성 저장장치입니다.
- CXL 풀드 메모리: CPU가 직접
Load/Store명령어로 바이트 단위 즉시 접근을 수행하는 RAM 주소 공간의 확장입니다. 즉, “파일을 저장하는 공간”이 아니라 “당장 연산에 필요한 작업 공간(RAM)이 물리적으로 대거 확충된 것”입니다.
3. CXL 생태계 밸류체인 및 수혜 기업 분석
SLiM 기술의 대중화와 CXL 3.0 시장의 개화는 반도체 밸류체인 전반에 커다란 변화를 가져옵니다.
CXL 핵심 3사 펀더멘털 비교 분석
| 구분 | Astera Labs (미국: ALAB) | 네오셈 (국내: 253590) | 오픈엣지테크놀로지 (국내: 394280) |
| 주요 역할 | CXL 스위치 / 리타이머 IC 독점 | CXL 메모리/SSD 검증 테스터 | CXL 메모리 컨트롤러 & PHY IP |
| 재무 상태 | 매우 우수 (매출 급성장, 흑자 구조) | 양호 (CXL 검증장비 수주 확대로 회복) | 주의 (R&D 투자 지속으로 영업손실) |
| CXL 매출 비중 | 현재 ~20% $\rightarrow$ 중장기 40%+ | 현재 ~30% $\rightarrow$ 중장기 50%+ | 현재 <10% $\rightarrow$ 중장기 25%+ |
| 핵심 고객사 | Nvidia, AMD, AWS, MS, Meta 등 | 삼성전자, SK하이닉스, 마이크론 | 글로벌 팹리스, 국내외 메모리 거인 |
| 투자 핵심 | CXL 패브릭 시장의 대장주 | CXL 모듈 양산 수혜 첫 타자 | CXL 컨트롤러 IP 레버리지 옵션 |
4. CXL 투자 가이드라인
CXL 시장은 단순한 기술 테마가 아닌 컴퓨팅 패러다임의 구조적 대전환입니다. 단기와 중장기로 나누어 정밀한 접근이 필요합니다.
(1) 단기 전략 (6개월 ~ 1년): “가시성 높은 수주와 검증 장비에 집중”
- 네오셈(253590) Top Pick: CXL 2.0/3.0 표준 도입 시 가장 먼저 돈을 버는 곳은 검증 테스터 장비사입니다. 메모리 3사(삼성·SK하이닉스·마이크론) 모두를 고객사로 확보하고 있어 CMM(CXL 메모리 모듈) 양산 확대에 따른 직수혜가 확실합니다.
- AI 추론(Inference) & KV 캐시 모멘텀 활용: GPU HBM 수급 불균형으로 인해 생성형 AI 추론 시 KV 캐시를 CXL 메모리로 오프로딩하려는 수요가 폭발하고 있습니다. SLiM과 같은 “스위치 없는 저지연 풀드 메모리” 스토리는 시장 형성의 핵심 촉매가 될 것입니다.
(2) 중장기 전략 (2년 ~ 5년): “CXL 3.0 패브릭 정착 및 IP 가치 폭발”
- Astera Labs (ALAB) 바이앤홀드(Buy & Hold): 소규모 랙 단위는 SLiM 방식이 침투하겠지만, 데이터센터 전체를 묶는 랙 스케일 확장에는 CXL 스위치 및 리타이머 패브릭이 필수적입니다. ALAB의 글로벌 독점력은 매출 성장을 담보합니다.
- 오픈엣지테크놀로지(394280) 분할 매수: 선제적 CXL 3.0 컨트롤러/PHY IP R&D 지출로 단기 실적 부담은 있으나, 글로벌 팹리스들의 CXL ASIC 설계 착수 시 라이선스 및 로열티 매출 증가로 턴어라운드 레버리지가 가장 클 수 있습니다.
- 메모리 거인(삼성전자 / SK하이닉스)의 Re-rating: CXL Type 3 메모리 출하 본격화는 단순 Commodity였던 DRAM의 ASP(평균판매단가)를 끌어올려, HBM에 이은 메모리 반도체의 멀티플 재평가(Re-rating)를 이끌 것입니다.
(3) 핵심 리스크 및 모니터링 포인트 (Checklist)
- Linux 커널 SW 스택 성숙도: CXL 3.0 DCD(Dynamic Capacity) 기능이 OS 하드웨어 레벨에서 완벽히 연동되는 커널 스택(Linux 6.x 이상)의 안정화 속도를 추적해야 합니다.
- 서버 CPU 지원 타이밍: 인텔(Granite Rapids 등) 및 AMD(Turin 등) 차세대 서버용 CPU의 CXL 2.0/3.0 지원 및 시장 침투 속도가 CXL 밸류체인 기업들의 실적 타이밍을 결정짓는 핵심 지표가 될 것입니다.
관련 기사:
답글 남기기